先進半導体パッケージの技術動向と 三次元集積化プロセス開発の道程
先進半導体パッケージの技術動向と
三次元集積化プロセス開発の道程
先進パッケージ開発の経緯を整理
3次元集積化プロセス、Fan-Out型パッケージの基礎を再訪
今後の開発動向と市場動向も解説
開催日
2025年9月26日(金)
2025年9月26日(金)
時間
10:30~16:30
10:30~16:30
受講料
55,000円(税込)
55,000円(税込)
セミナー概要
専門家
業界エキスパート講師
元東芝・キオクシア 半導体プロセス開発エキスパート
1985年(株)東芝入社。半導体プロセス開発部門で先端CMOSデバイスの微細化に対応したFEOL、BEOLのメタライゼーションプロセスの開発、量産技術確立、歩留り向上、半導体製品の品質事故対応に従事。並行して、2000年以降はロジックデバイスのLow-k CPI低減を皮切りに、Micro-Bump、RDL、TSV、WLPなどの中間領域技術による半導体製品の新たな価値創出を推進。2011年からメモリ事業部。2017年から東芝メモリ(株)(現、キオクシア)。2019年に定年退職。2020年に伴走コンサルティングを中心とする個人事業ezCoworksを開業。
こんな方におすすめ
配線階層の境界領域の開発視点を理解したい技術者の方
三次元集積化の基幹プロセスの基礎と現状の課題を学びたい方
先進パッケージプロセス構築の留意点を知りたい方
業態転換をお考えのLCDパネル、基板メーカー関連企業の方
半導体パッケージに関心のある若手から中堅のプロセス技術者
セミナー内容
1. 先進パッケージ開発の経緯
- デバイスチップ性能向上とシステムレベル性能向上
- 中間領域プロセス技術の進展による価値創出
- CoWoS, SoW-XとWafer Scale Integration
- チップレットインテグレーション市場の開拓
2. 三次元集積化プロセスの基礎
- ロジックとメモリのチップ積層SoCデバイス
- TSVプロセス(CISカメラモジュール、メモリチップ積層)
- Hybrid-Bonding(Wafer level/Chip on Wafer bonding)
- Si/有機インタポーザー、Siブリッジ
- RDL微細化と多層化
3. Fan-Out(FO)型パッケージの基礎
- 市場浸透の現状
- FOプロセスの留意点
- モールド樹脂材料の選択
- 3D FOインテグレーション
4. Panel Level Process(PLP)高品位化
- モールド樹脂起因の基板反り問題
- マスクレス露光によるレティクルサイズ制約からの解放
- PLP装置開発
5. 最近の話題と課題
- どうするGlassインタポ-ザ/基板、どうなるCo-Packaged Optics
- HBM支配構造は続くのか?
- 今後の市場動向を見る視点
6. Q&A
- 講師との質疑応答
- 個別相談対応
- 技術的な疑問の解決
関連商品